DIALOG(R)File 347:JAPIO

(c) 2001 JPO & JAPIO. All rts. reserv.

05271544

SPATIAL LIGHT MODULATOR WITH REDUCED POSSIBILITY OF FLAW IN **ON-STATE**

PUB. NO.:

08-227044 [JP 8227044 A]

PUBLISHED:

September 03, 1996 (19960903)

INVENTOR(s): ROHITSUTO ERU BUUBA

APPLICANT(s): TEXAS INSTR INC <TI> [000741] (A Non-Japanese Company or

Corporation), US (United States of America)

APPL. NO.:

07-311114 [JP 95311114]

FILED:

November 29, 1995 (19951129)

PRIORITY:

7-346,812 [US 346812-1994], US (United States of America),

November 30, 1994 (19941130)

INTL CLASS:

[6] G02B-026/08; H04N-005/74; H04N-009/31

JAPIO CLASS: 29.2 (PRECISION INSTRUMENTS -- Optical Equipment); 44.6

(COMMUNICATION -- Television)

JAPIO KEYWORD: R011 (LIQUID CRYSTALS); R097 (ELECTRONIC

MATERIALS -- Metal Oxide Semiconductors, MOS)

DIALOG(R)File 352:Derwent WPI

(c) 2001 Derwent Info Ltd. All rts. reserv.

010764842

Image available

WPI Acc No: 1996-261796/199627

XRPX Acc No: N96-220195

Spatial light modulator pixel control circuitry - has data carrying conductors loaded with voltage associated with off state before loading of memory cell and biassing mirror

Patent Assignee: TEXAS INSTR INC (TEXI)

Inventor: BHUVA R L

Number of Countries: 008 Number of Patents: 004

Patent Family:

Patent No	Kind	Date	Applicat No	Kind	Date	Week	
EP 715199	A2	19960605	EP 95118856	Α	19951130	199627	В
JP 8227044	Α	19960903	JP 95311114	Α	19951129	199645	
US 5610624	Α	19970311	US 94346812	Α	19941130	199716	
TW 303447	Α	19970421	TW 95112463	Α	19951123	199729	

Priority Applications (No Type Date): US 94346812 A 19941130

Cited Patents: No-SR.Pub

Patent Details:

Patent No	Kind	Lan	Pg	Main IPC	Filing Notes	
EP 715199	A2	E	7	G02B-026/08		
Designated States (Regional): DE FR GB IT NL						

JP 8227044 7 G02B-026/08 Α G09G-003/34 US 5610624 Α G09G-003/32 TW 303447 Α

Abstract (Basic): EP 715199 A

A spatial light modulator (10) has control circuitry (40,42,44,46) which ensures that shorts (70,72) between some of the circuitry result in "off" state defects. Sets of pixel elements (11) share a memory cell (12), each pixel element in a set is switched on or off by a reset line (13) that is separate from that of the other pixel elements in that set. A pair of address electrode etches (44,46) are separated from each other and straddle a pair of date carrying etches (40,42). A zero is loaded into the data etches when not loading the memory cell, so that a short between the address electrode etches and the data etches will result in an "off" state pixel defect upon a reset pulse.

USE/ADVANTAGE - in deformable mirror devices. Maximises acceptable defect yield.

Title Terms: SPACE; LIGHT; MODULATE; PIXEL; CONTROL; CIRCUIT; DATA; CARRY; CONDUCTOR; LOAD; VOLTAGE; ASSOCIATE; STATE; LOAD; MEMORY; CELL; BIAS; **MIRROR**

Derwent Class: P81; P85; T01; V07; W04

International Patent Class (Main): G02B-026/08; G09G-003/32; G09G-003/34 International Patent Class (Additional): G09F-009/37; H04N-005/74; H04N-009/31

File Segment: EPI; EngPI

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-227044

(43)公開日 平成8年(1996)9月3日

(51) Int.Cl. ⁶	識別記号	庁内整理 番号	FΙ		技術	術表示箇所
G02B 26/	08		G 0 2 B	26/08	E	
H04N 5/	74		H 0 4 N	5/74	В	
// H04N 9/	31			9/31	В	


		審査請求	未請求 請求項の数1 OL (全 7 頁)
(21)出願番号	特願平7-311114	(71)出願人	590000879 テキサス インスツルメンツ インコーポ
(22)出願日	平成7年(1995)11月29日		レイテツド アメリカ合衆国テキサス州ダラス, ノース
(31)優先権主張番号	3 4 6 8 1 2		セントラルエクスプレスウエイ 13500
(32)優先日	1994年11月30日	(72)発明者	ロヒット エル. ブーバ
(33)優先権主張国	米国 (US)		アメリカ合衆国テキサス州プラノ, ブルッ クヘブン ドライブ 5832
		(74)代理人	弁理士 浅村 皓 (外2名)

(54) 【発明の名称】 オン状態における欠陥の可能性を減少させた空間光変調器

(57)【要約】

【課題】 回路のいずれかの間の短絡(70、72)を 『オフ』状態の欠陥となるようにする制御回路(40、 42、44、46)を備えた空間光変調器を提供する。

【解決手段】 絵素 (11) の組がメモリーセル (1 2) を共有し、組中の各絵素 (11) が、その組中の他 の絵素 (11) のリセットラインからは分離したリセッ トラインによって、オンまたはオフ状態に切り替えられ る。1対のアドレス電極エッチ(44、46)が互いに 分離され、1対のデータ保持エッチ(40、42)をま たぐ形をしている。アドレス電極エッチとデータエッチ 間の短絡がリセットパルスに対し『オフ』状態絵素欠陥 となるように、メモリーセル (12) に負荷を与えてな い時にゼロがデータエッチ(40、42)に負荷として 与えられる。



1

【特許請求の範囲】

【請求項1】個々の表示セルの配列、

前記表示セルの各々に関連するメモリーセル、

1対のアドレス電極が機能的に前記表示セルの各々に結 合されている、複数個のアドレス電極対、

相互に隣接して延在し前記メモリーセルに結合された1 対のデータライン、および前記データラインによって相 互に分離された1対の電極ラインであって、前記電極ラ インは前記メモリーセルに結合されそして少なくとも1 つの前記アドレス電極の対に結合されている、前記の1 対の電極ラインを有する空間光変調器。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は変形可能なミラー素子(DMD)として特に知られた空間光変調器(SLMs)に関し、さらに詳細には、回路エッチが短縮される場合に、『オン』欠陥ではなく、むしろ『オフ』欠陥の発生度を増加させる絵素制御回路に関する。

[0002]

【従来の技術】空間光変調器(SLMs)は、電気的ま 20 たは光学的入力に対応する空間パターンの入射光を変調する素子である。入射光は、その位相、強度、極性または方向性が変調される。光変調は、種々の電気光学的または磁気光学的効果を示す各種の材料によって、および表面変形による光の変調を行う材料によって、達成される。SLMsは、光学的情報処理、投影表示および静電印刷の領域において多くの応用が見いだされている。本発明の出願人と同一の譲受人に譲渡されたHornbeckの米国特許第5,061,049号『空間光変調器およびその方法』、Demond et alの米国特許第5,079,544号『標準的30独立デジタルビデオシステム』およびNelsonの米国特許第5,105,369号『プリントシステム露光モジュールアラインメント方法およびその製造方法』の教示が本発明の明細書に引用される。

【0003】SLMは、1つの面状または線上配列の各 絵素が2つの状態のいずれかを取るようにアドレス可能 な偏向可能ビームを有するという点で、2進的である。例えば、絵素が『オフ』で、受信器に光を送らない。逆に、絵素が『オン』で、受信器に最大強度の光を送る。偏向可能なビームミラー素子を備えたそのようなSLM 40の1つが、デジタルマイクロミラー素子(DMD)として知られている。中間レベルの光を視覚者に認識させるために、各種のパルス幅変調技術が使用できる。その1つの変調技術が、本発明の出願人と同一の譲受人に譲渡された米国特許第5,278,652号『パルス幅変調表示システムに使用されるDMDアーキテクチャおよびタイミング』中に記載されており、その教示が本発明の明細書に引用される。

【0004】現在ある1つのDMD絵素負荷技術は、絵素当たり少なくとも1つのメモリーセルを必要とする。

フレーム当たりの絵素数が増加すると、そのようなSL M素子のメモリー要求により、コストの増加および生産 性の減少に帰結する。現在、64x7056の線上配列 および1000x2000絵素の面状配列が開発されて いる。この技術に対する1つの改良は、1つの絵素の組 としてグループ化された複数の絵素に対して1つのメモ リーを時間多重化することである。この技術は分割リセ ットとして知られており、そこにおいては、絵素グルー プの各絵素が個々にリセットされ(アドレスされ)関連 するメモリーセルからのデータを選択的にロードしてい る。1つの実施例においては、4個の絵素が単一のメモ リーセルに関連し、それにより、このメモリーセルの内 容がこのメモリーセルに関連する絵素の位置を選択的に 制御するように使用される。1つのみの絵素が所定の時 間に制御され、分割リセットとして知られるこの技術に ゆだねられる。この技術に関し、同一出願人の出願08 / 0 0 2 , 6 2 7 『空間光変調器用絵素制御回路』を引 用し、その教示を本発明の明細書に引用する。

【0005】DMD型配列のこれらのミラーは密に配列され、そして約17ミクロンの幅を有する。したがって、絵素ミラーの下に相対的に位置づけされた関連するアドレスおよび制御回路は、同様に小さい寸法を有する。例えば、半導体SLM中に設けられた回路エッチは1ミクロンの範囲のエッチ幅と約1ミクロンの隣接エッチからの間隔を有する。進歩した半導体処理技術であっても、エッチ間の短絡がしばしば起こり得る。

[0006]

【発明が解決しようとする課題】最小の欠陥と高い歩留まりの半導体素子として知られる堅実な製造技術が実施される一方、半導体素子はまた類似の欠陥を減少させるように設計されねばならないし製造工程中に発生する欠陥に耐えなければならない。

[0007]

【課題を解決するための手段】本発明は充分設計された制御およびアドレス回路エッチを備えたSLMから成る。本発明の技術的利点は、所定の製造欠陥が『オン』ではなく『オフ』の関連する絵素を発生させる事を確保するSLMにある。本発明は、『オン』欠陥よりも『オフ』欠陥のほうが好ましいSLMに使用される。すなわち、投影型テレビのような表示に実施される場合に、視覚者は『オン』欠陥(白色絵素イメージ)よりも『オフ』欠陥(黒色絵素イメージ)をより認識しないだろうし、プリンタに実施した場合には、『オン』欠陥はプリントイメージ中に黒色の線を発生させないであろう。

【00008】データ保持エッチはアドレス電極エッチを 跨いでおり、これらのアドレス電極エッチは、DMS素 子中のミラーのような関連する偏向可能な素子の偏向を 制御する一群のまたは組みのアドレス電極に接続されて いる。この設計によって、隣接するいずれかのエッチ問 50 で発生する短絡によるアドレス電極エッチ相互の短絡が 発生せず、したがって、データ保持エッチ上のデータに 依存して『オフ』または『オン』のいずれかの絵素欠陥 を容易に発生させてしまうことが無くなる。

3

April 1985 To

【000日】本発明に従えば、データエッチは、ミラーをパイアスする前に、1つまたはそれ以上の絵素に関連するメモリーセルのローディングの後、『オフ』絵素状態に関連する電圧電位におかれる。これによって、データエッチの何れかと1つのアドレス電極エッチ間にもしも短絡が発生すると、短絡した電極エッチに関連するDMDミラーが『オン』状態欠陥ではなく『オフ』状態欠 10 陥を表す。本発明は許容可能な欠陥DMDシリコンの歩留まりを顕著に増加させる。

[0010]

【発明の実施の形態】図1を参照すると、モノリシック SLM配列10の一部のプロック図が示されている。配 列10は、関連するメモリーセル12および関連するリ セットライン13によって制御される複数の絵素11か ら成る。図示のため、ほんの少数の絵素 1 1 および関連 する制御回路が示されている。典型的なSLM配列10 は、何百ものそのような素子 1 1、メモリーセル 1 2 お 20 よびリセットライン13を有する。1000x2000 絵素の配列および64×7056絵素のリニア配列が開 発されている。図1は、時間多重または分割リセットア ドレス方式を使用して、各メモリーセルが如何に特定の 絵来11グループに対して動作するかを示している。同 一出願人の出願08/002,627『空間光変調器用 絵素制御回路』を参照し、その教示を本発明の明細書に 引用する。各メモリーセル12が4つの絵素11から成 る特定の組を制御するように示されているが、各メモリ ーセル12は、関連する表示の各フレームに対する絵素 を適切にアドレスおよび制御するために必要な適当な時 間多重制御技術を用いることにより、4つまたはそれ以 上の絵素からなるグループを制御することもできる。そ して、そのような設計も本発明の範囲内に含まれる。

【0011】説明のために、SLM10はデジタルマイクロミラー素子(DMD)として知られている素子である。DMDは小さいマイクロ機械ミラー素子の稠密配列であり、DMDによって作られた表示の視覚者に対して輝度の変化を認識させ、また記録媒体を露光するためにブリンタに使用される。DMDの1つの例はテキサス州ダラスのテキサスインスツルメンツ社で製作されている。しかしながら、本発明はSLM10用にDMDを使用することに限定されるものではなく、液晶表示装置(LCD)のようなアドレス可能な絵素素子を有する他の種類のSLMと共に使用されてもよい。

【0012】上述の相互引用関係にある時間多重制御方式においては、リセット(アドレス)ライン13は、関連する絵素 11 がメモリーセル12の内容に従ってその偏向状態を変える時間を制御する。絵素 11 の偏向状態を変える時間を制御する。絵素 11 の偏向状態を変える時間を制御する。絵素 11 の偏向状態な変える時間を制御する。絵素 11 の偏向状態な変えるサリーセル12 中に記憶されるデータに 11 なんりリーンの方向のような、選択された方向に傾くと、

従って、また同時に個々のライン13上のリセット信号に応答して、変わりまたは同一のままに留まる。すなわち、関連するメモリーセル12からそのアドレス電極に供給されるデータが変化すると、絵素11はその現在の偏向状態を保持し、そしてまたライン13にリセット信号を受けると、関連するメモリーセルの役割として次の偏向された状態を取る。

. 4

【0013】本発明の説明上、4つの絵素から成る組中の各絵素 1 1 が 1 つのセル 1 2 に関連しており、各絵素 1 1 が 4 つのリセットライン 1 3 の異なる 1 つに接続されている。したがって、組中の各絵素 1 1 は、そのリセットラインの働きにより、同一組中の他の絵素 1 1 とは 異なる別の時間に偏向状態を変えることができる。

【0014】図2は4つから成る絵素11の組、それらに関連するメモリーセル12および相関する相互接続を示す。絵素11(A)がリセットライン13(A)に接続されるといったように、各絵素11はリセットライン13の名前で符号付けされている。各絵素11は、関連するメモリーセル12に接続された1対の半導体アドレス電極20および22(図4参照)と関連している。『14 または『0』いずれかの値が絵素11に送られる。メモリーセル12が切り替えられると、すなわち、その蓄積した値を送るようにされると、その値は、メモリーセル12が接続された全ての絵素11のアドレス電極20および22に送られる。しかしながら、絵素11の関連するリセットライン13上の信号は、その絵素11が関連するメモリーセル12の値に従って偏向状態を変えるか維持するかするために必要である。

【0015】図3を参照すると、典型的なDMD型SL M10の信号絵素11の断面図が示されている。空間光 変調が、2つの方向のいずれかに傾く反射ミラー31に よって与えられている。ミラー31の2つの安定状態が 破線で示されている。ミラーの安定状態においては、ミ ラー31の一端が2つの着地電極32の1つの方向に動 く。2つのアドレス電極20および22は、絵素11 (図2参照)を含む扇形を備えたメモリーセル12の出 カV₁ およびV₂ に接続される。リセット電圧が、導電支 持柱(図示せず)を介してリセットライン13に接続さ れた導電ミラーヒンジ34によって導電ミラー31に加 えられる。ミラー31の一端が最も大きい電位のアドレ ス電極に静電気的に引きつけられるように、アドレス電 極20および22は電位差が加えられるように使用され る。ミラー31のリセット電圧は、ミラー31が実際に 対応する着地電極32の方向に回転するように1つの電 極20または22のいずれかに対して充分に高い電位を 有しているか否かを決定する。従って、絵素電極20お よび22はメモリーセル12を介して『負荷が与えら れ』、ミラー31はリセットライン13をパイアスする ことによってリセットされる。もしミラー31が、表示 絵素は光源をそれに向け、『オン』となる。そうでなけ れば、光が光トラップのような他の方向に向けられ、 『オフ』となる。

【0016】図4を参照すると、関連するミラーを除外 した4つの絵素11A-11Dの上面図が示されてい る。1つのメモリーセル12がデータを蓄積し、そして 4つの関連絵素のアドレス電極20および22に対して データを送る。ここで、ミラー31は軸『A』の回りに ピポット回転する。図示のように、互いに隣接して平行 に伸びた40および42で示す1対の細長いデータまた 10 電位は無い。リセットライン13Aに与えられるリセッ はビット保持エッチが示されている。エッチ40はBI Tエッチとして認定され、相補的エッチ42がBIT (バー) エッチとして認定される。またぐ形のデータエ ッチ40および42は、44および46で示す1対の細 長いアドレス電極エッチである。アドレス電極エッチ4 4はEエッチとして認定され、対抗する相補的アドレス 電極エッチ46はE (バー) エッチとして認定される。 図示のように、4つの絵素11のグループにたいして、 アドレス電極エッチ44は、個々の経路48によって各 絵素アドレス電極20に接続され、そしてアドレス電極 20 エッチ46は個々の経路52を介して他の各絵素アドレ ス電極22に接続される。このように、各アドレス電極 エッチ44は各絵素アドレス電極20に電気的に接触し ており、また各アドレス電極エッチ46は各絵素アドレ ス電極22に電気的に接触している。

【0017】メモリーセル12は、図示のMOSトラン ジスタ62から成る1対のゲートパスを備え、各アドレ ス電極エッチ44および46間に接続された1対のイン バータ60として図示された6個のトランジスタセルで ある。メモリーセル12は、好ましくは静的ランダムア 30 クセスメモリー (SRAM) であり、その場合、各イン バータ60は当業界でよく知られているように1対のM OSトランジスタである。メモリーセル12は、金属層 1および2上で作られ、NMOS、PMOSおよびCM OS技術を用いて実現されてもよい。エッチ40、4 2、44および46の各々は、アドレス電極20および 22と共に金属層2上で作られ、また着地パッド32お よびパイアスパッド80は金属層3上で作られる。した がって、経路48および52は金属層2および3間に伸 びている。

【0018】図4に関して図2を再度参照すると、本願 においても引用された同一出願人の出願『空間光変調器 用絵素制御回路』においても説明したように、絵素デー 夕が、シフトレジスタ(図示せず)からBITラインエ ッチ40およびBIT (パー) ラインエッチ42を介し てメモリーセル12に印加される。書き込みライン64 にアドレスしてトランジスタ62を駆動し、そして次に 書き込みライン64を停止することによって、データが メモリーセル12に書き込まれ、ビットライン40およ

チされる。メモリーセル12の内容はこのようにしてこ の組の絵素11の各アドレス電極20および22に与え られる。

6

【0019】メモリーセル12の内容は、リセット(ア ドレス) 信号を対応するリセットライン13に与えるこ とにより、選択された絵素11のミラー31を選択的に 偏向させるために使用される。もし『1』がメモリーセ ル12に蓄積されると、+5ボルトのような電位がアド レス電極20の各々に与えられ、アドレス電極22には ト信号は、静電気的吸引によって個々のミラー31をこ の電極20の方向に偏向させ、そして『オン』状態を呈 する。一方、もしメモリーセル12に『ゼロ』が記憶さ れると、+5ボルトのような電位がアドレス電極22の 各々に与えられる。リセットライン13Aのリセット信 号は、ミラー31を各々のアドレス電極22の方向に偏 向させ、そして『オフ』状態を呈する。しかしながら、 絵素11B、11Cおよび11Dに関連する他のミラー 31は、リセット信号が他のリセットライン13B、1 3 Cまたは13Dに与えられていないので、現在の状態

【0020】図4に示すように、BITエッチ40およ び42は相互に平行にそして近接して伸びるように作ら れる。 典型的には、このエッチはそれぞれ2ミクロン幅 で、相互に2.2ミクロン間隔があいている。アドレス 電極エッチ44および46はこれらのBITエッチ40 および42を跨ぐように設計されている。アドレス電極 エッチ44および46はまた相互に平行であり、それぞ れ約2ミクロン幅で、相互に約2.2ミクロン隣接する BITエッチ40および42と間隔があいている。

【0021】本発明に従えば、BITエッチ40および 42を介してシフトレジスタ(図示せず)からメモリー セル12中にデータが適切に負荷された後、BITエッ チ40および42は『オフ』状態に負荷される。すなわ ち、エッチ40および42は、エッチ40が電位を持た ず相補的エッチ42が+5ボルトの電位を持つような、 あたかもメモリーセル12が『ゼロ』に負荷されたよう に、負荷される。この構成は、仮想線70で示すよう な、BITエッチ40とアドレス電極エッチ44間に、 または仮想線72で示すような、BIT(パー)エッチ 40 42とアドレス電極エッチ46間に短絡が存在すること を予想させる。リセットパルスがリセットライン13A -13Dのいずれかに提供されると、関連するミラー3 1が、関連するアドレス電極22の方向である『オフ』 状態を維持する。それ故、70または72で起こる短絡 は、リセットパルスが個々のリセットライン13に与え られると、ミラーを常に『オフ』偏向状態に置く。これ は、エッチ42に、それによりアドレス電極22に+5 ボルトの電位が存在し、そしてエッチ40に、それによ び42上のデータがSRAMメモリーセル12中にラッ 50 りアドレス電極20に0ボルトの電位が存在し、このよ うにしてメモリーセル12は『ゼロ』に負荷されるから である。

[0022] 短絡70および72に関連するミラーは連 続的に『オフ』に切り替えられるので、短絡70および 72は『致命的』な欠陥であると見なせない。しかしな がら、仮想線74で示すような、BITエッチ40と4 2間の短絡が存在するとするなら、この欠陥は『致命 的』と見なせる。なぜならば、ライン13へのリセット パルスによって予測的偏向を実行するために、論理 『1』を1つのみのアドレス電極20または他のアドレ ス電極22に送ることが出来ないからである。このよう に、リセットパルスの間に、関連するミラー31はいず れかの偏向位置を任意に取る。これは、1つの絵素につ いての1つのアドレス電極20および他のアドレス電極 22からの静電気的吸引力が他のものよりも強いとは見 なせないからである。もちろん、ミラー31は単に平坦 状態を維持出来、そしていずれの着地電極32にも偏向 しないことが出来る。

【0023】SLM10においては、BITエッチ40 と42は垂直方向に伸び、そして絵素11の列にデータ 20 を供給する。図1に示すように、絵素のこの列は1つ以 上の絵素11の組から成っていてもよい。しかしなが ら、図1に示すように、アドレス電極エッチ44および 46は、示されているような特定の組のアドレス電極2 0 および22 の各々の間にのみ延在し、そしてそれぞれ 接続されている。着地電極32の対は1対のバイアスパ ッド80に電気的に接続されている。これらのパッド8 0は導電ミラー支持柱(図示せず)に接続されそしてそ れを支持している。また、これらの柱は導電ミラーヒン ジ82 (図3参照) に接続されそしてそれを支持してい 30 る。このように、リセットライン13によってパッド8 0 に与えられたパイアスは、またこのヒンジおよび柱を 介して対応するミラー31に提供される。

【0024】本発明に従えば、時間多重または分割リセ ットアドレス技術が実行され、それによって隣接するエ ッチ間に存在するかもしれない短絡による『致命的な』 状態欠陥が発生しない。むしろ、これらの欠陥は、70 または72で示されるような、短絡に関連する絵素11 のグループの『オフ』状態欠陥となるように操作され る。メモリーセル11に番き込まない時の『ゼロ』をビ 40 ットエッチ40および42に負荷として与えるエッチの 設計および技術は、この『オフ』状態を確実にする。本 発明はDMD型SLMの許容欠陥レベルを増加させる。

【0025】本発明はメモリーセル当たり4つの絵素の グループについて実行されるように説明したが、本発明 の範囲は各絵素にたいし1つのメモリーセルも包含し、 かつ2つまたはそれ以上の絵素がある場合またはメモリ ーセル当たり複数グループの絵素がある場合も含み、上 述の相互引用した時間多重アドレス法によって制御され てもよい。メモリーセルの種類、電極、エッチおよびパ 50 実行される、第(1)項記載の空間光変調器。

ッドの寸法にたいする制限をするべきではない。

【0026】本発明は特定の好適実施例について説明さ れたが、多くの変更、修正が当業者には自明であろう。 それゆえ、特許請求の範囲が、先行技術に鑑み、上記の ような変更および修正を含むように出来るだけ広く解釈 されたものが本発明である。

8

【0027】以上の説明に関して以下の項を開示する。

(1) 個々の表示セルの配列、前記表示セルの各々に関 連するメモリーセル、複数個のアドレス電極対であっ て、その各アドレス電極が機能的に前記表示セルの各々 に結合されている、アドレス電極対、相互に隣接して延 在し前記メモリーセルに結合された1対のデータライ ン、および前記データラインによって相互に分離された 1対の電極ラインであって、前記電極ラインは前記メモ リーセルに結合されそして少なくとも1つの前記アドレ ス電極の対に結合されている、前記の1対の電極ライン を有する空間光変調器。

【0028】(2)各々の前記電極ラインが複数個の前 記アドレス電極対に結合されている、第(1)項記載の 空間光変調器。

【0029】(3)各々の前記表示セルがそれに関連す る分離したリセットラインを有している、第(2)項記 載の空間光変調器。

【0030】(4)前記メモリーセルが複数個の前記表 示セルに関連している、第(1)項記載の空間光変調

【0031】(5)1つのメモリーセル書き込みライン が複数個の前記アドレス電極対に関連している、第 (4) 項記載の空間光変調器。

【0032】(6)前記アドレス電極対がインパータを 介して互いに接続されている、第(1)項記載の空間光 変調器。

【0033】(7)前記アドレス電極対が1対のインバ ータを介して互いに接続されている、第(1)項記載の 空間光変調器。

【0034】(8)前記メモリーセルがSRAMメモリ ーセルから成る、第(1)項記載の空間光変調器。

【0035】(9)前記データラインおよび前記電極ラ インがモノリシックである、第(1)項記載の空間光変 調器。

【0036】(10)前記データラインの各々がパスゲ ートを介して1つの前記電極ラインに接続されている、 第(1)項記載の空間光変調器。

【0037】(11)前記パスゲートがそれぞれ少なく とも1つのトランジスタから成る、第(9)項記載の空 間光変調器。

【0038】 (12) 前記メモリーセルがCMOS中で 実行される、第(1)項記載の空間光変調器。

【0039】(13)前記メモリーセルがNMOS中で

【0040】 (14) 前記メモリーセルがPMOS中で 実行される、第(1)項記載の空間光変調器。

【0041】(15)前記表示セルがマイクロミラーか ら成る、第(1)項記載の空間光変調器。

【0042】(16)1つの前記アドレス電極の対が1 つの前記マイクロミラーの下に位置する、第(15)項 記載の空間光変調器。

【0043】(17)空間光変調器は、回路のいくつか の間の短絡70、72が『オフ』状態の欠陥となること を確保する制御回路40、42、44、46を有してい 10 る関連ミラー素子の偏向を決定することを示す図。 る。絵素11の組がメモリーセル12を共有し、組中の 各絵素11が、その組中の他の絵素11のリセットライ ンからは分離したリセットラインによって、オンまたは オフ状態に切り替えられる。1対のアドレス電極エッチ 44、46が互いに分離され、1対のデータ保持エッチ 40、42をまたぐ形をしている。アドレス電極エッチ とデータエッチ間の短絡がリセットパルスに対し『オ フ』状態絵素欠陥となるように、メモリーセル12に負 荷を与えてない時にゼロがデータエッチ40、42に負 荷として与えられる。

【図面の簡単な説明】

【図1】絵素のグループに関連するメモリーセルを有す るSLM配列の一部のブロック図。

10

【図2】4つの絵素の扇形のメモリーセルを示す図。

【図3】 DMD型SLMのミラー素子の双安定動作を示

【図4】制御信号を絵素アドレス電極に通信させるデー タまたはビットエッチおよびアドレス電極エッチの1つ の設計例を示し、これらのアドレス電極のパイアスが、 アドレスされた時に、影で示すように、その上に位置す

【符号の説明】

- 10 空間光変調器
- 11 絵素
- 12 メモリーセル
- 13 リセットライン
- 20、22 アドレス電極
- 31 反射ミラー
- 40、42 データ保持エッチ
- 44、46 アドレス電極エッチ
- 20 70、72 短絡

[図3] 【図1】 【図2】 11 11 12 11

【図4】

